summaryrefslogtreecommitdiff
path: root/system/shard-x86-at/7/doc/PORTS.PRT
diff options
context:
space:
mode:
Diffstat (limited to 'system/shard-x86-at/7/doc/PORTS.PRT')
-rw-r--r--system/shard-x86-at/7/doc/PORTS.PRT92
1 files changed, 46 insertions, 46 deletions
diff --git a/system/shard-x86-at/7/doc/PORTS.PRT b/system/shard-x86-at/7/doc/PORTS.PRT
index b8d336d..f11e760 100644
--- a/system/shard-x86-at/7/doc/PORTS.PRT
+++ b/system/shard-x86-at/7/doc/PORTS.PRT
@@ -3,10 +3,10 @@ System-Ports:
Port | Funktion
-----+--------------------------------------------------------------------
- | DMA Controller 1 (8237A-5) fr Bytetransfers (Kanal 0..3)
- 00 | Byteadresse (start/current) Kanal 0 (frei fr Memory-Memory Transfer)
+ | DMA Controller 1 (8237A-5) für Bytetransfers (Kanal 0..3)
+ 00 | Byteadresse (start/current) Kanal 0 (frei für Memory-Memory Transfer)
01 | Bytecount Kanal 0 (Pageregister 87H) (Sourcechannel)
- 02 | Byteadresse (start/current) Kanal 1 (reserviert fr SDLC)
+ 02 | Byteadresse (start/current) Kanal 1 (reserviert für SDLC)
03 | Bytecount Kanal 1 (Pageregister 83H) (Destinationchannel)
04 | Byteadresse (start/current) Kanal 2 (Diskette)
05 | Bytecount Kanal 2 (Pageregister 81H)
@@ -15,11 +15,11 @@ Port | Funktion
08 | Read: DMA-Status (D4..D7:1 = DREQ liegt an, D0..D3:0 = Kanal Busy)
| Write: DMA-Command:
| D0 1 = memory<-->memory transfer enabled
- | D1 Falls D0 = 1: 1 = Kanal 0 Adresse INCR/DECR, 0 = Adr. unver„ndert
+ | D1 Falls D0 = 1: 1 = Kanal 0 Adresse INCR/DECR, 0 = Adr. unverändert
| D2 1 = DMA-Control enabled
- | D3 1 = R/W-Signal verkrzt
+ | D3 1 = R/W-Signal verkürzt
| D4 0 = Feste Kanalprios, 1 = Kanalprios rotieren
- | D5 Falls D3 = 0, 1 = verz”gertes R/W-Signal, 0 = verl„ngertes R/W
+ | D5 Falls D3 = 0, 1 = verzögertes R/W-Signal, 0 = verlängertes R/W
| D6 1 = DREQ active-low, 0 = DREQ active-high
| D7 1 = DACK active-high, 1 = DACK active-low
09 | Read/Write: Anforderungsregister
@@ -27,11 +27,11 @@ Port | Funktion
| D2 1 = DMA-Transfer anstossen, (D0/D1 = Kanalnummer)
| 0 = DMA-Transfer wurde per Hardware angestossen
0A | Read/Write : Single Mask Register Bit
- | D0..D3 fr jeden Kanal: 1 = DREQ gesperrt, 0 = DREQ freigegeben
+ | D0..D3 für jeden Kanal: 1 = DREQ gesperrt, 0 = DREQ freigegeben
0B | Write: Mode-Register
| D1, D0 bestimmen den Kanal auf den sich D2..D7 beziehen (0..3)
| D3, D2 (falls D6=D7=1 (Kaskade) ohne Bedeutung)
- | 0 0 Prfzyklen
+ | 0 0 Prüfzyklen
| 0 1 Write in Memory
| 1 0 Read aus Memory
| 1 1 Illegal
@@ -79,7 +79,7 @@ Port | Funktion
| D7 : 0 = Keyboard is inhibited
| Command D0H liest Output Port, Byte im Datenregister ist dann:
| D0 : 0 = System Reset
- | D1 : Gate A20 (AND-Verknpfung mit A20-Adressleitung)
+ | D1 : Gate A20 (AND-Verknüpfung mit A20-Adressleitung)
| D4 : Output-Buffer full
| D5 : Input-Buffer empty
| D6 : Keyboard clock (output)
@@ -122,7 +122,7 @@ Port | Funktion
| D5 : 1 = Primary Display not set/No Diskette attached
| D4 : 1 = Memory Size miscompare (Vorhanden <> Setup-angegeben)
| D3 : 1 = Fixed Disk (Drive C) not ok
- | D2 : 1 = RTC Time/Status nicht gltig
+ | D2 : 1 = RTC Time/Status nicht gültig
| 0F : Shutdown Status Byte (Restart Code)
| 0 = Power on Reset
| 9 = Enter Real Mode:
@@ -162,7 +162,7 @@ Port | Funktion
| 2E/2D Checksum der Adressen 10..20
| 2E = high, 2F = low
|
- | 30/31 : Expansion Memory Size (in KB ber ersten 1MB)
+ | 30/31 : Expansion Memory Size (in KB über ersten 1MB)
| 30 = low, 31 = high
|
| 32 : Date Century Byte (19)
@@ -193,8 +193,8 @@ Port | Funktion
A0 | Write: ICW1, OCW2, OCW3, Read: ISR, IRQ-Level (Je nach Zustand)
A1 | Write: ICW2, ICW3, ICW4, OCW1, Read: IMR (Je Nach Zustand)
|
- | DMA Controller 2 (8237A-5) fr Wordtransfers (Kanal 5..7)
- C0 | Wordadresse (start/current) Kanal 4 (Kaskade fr Controller 1)
+ | DMA Controller 2 (8237A-5) für Wordtransfers (Kanal 5..7)
+ C0 | Wordadresse (start/current) Kanal 4 (Kaskade für Controller 1)
C2 | Wordcount Kanal 4
C4 | Wordadresse (start/current) Kanal 5 (frei)
C6 | Wordcount Kanal 5 (Pageregister 8BH)
@@ -205,11 +205,11 @@ Port | Funktion
D0 | Read: DMA-Status (D4..D7:1 = DREQ liegt an, D0..D3:0 = Kanal Busy)
| Write: DMA-Command:
| D0 1 = memory<-->memory transfer enabled
- | D1 Falls D0 = 1: 1 = Kanal 4 Adresse INCR/DECR, 0 = Adr. unver„ndert
+ | D1 Falls D0 = 1: 1 = Kanal 4 Adresse INCR/DECR, 0 = Adr. unverändert
| D2 1 = DMA-Control enabled
- | D3 1 = R/W-Signal verkrzt
+ | D3 1 = R/W-Signal verkürzt
| D4 0 = Feste Kanalprios, 1 = Kanalprios rotieren
- | D5 Falls D3 = 0, 1 = verz”gertes R/W-Signal, 0 = verl„ngertes R/W
+ | D5 Falls D3 = 0, 1 = verzögertes R/W-Signal, 0 = verlängertes R/W
| D6 1 = DREQ active-low, 0 = DREQ active-high
| D7 1 = DACK active-high, 1 = DACK active-low
D2 | Read/Write: Anforderungsregister
@@ -217,11 +217,11 @@ Port | Funktion
| D2 1 = DMA-Transfer anstossen, (D0/D1 = Kanalnummer)
| 0 = DMA-Transfer wurde per Hardware angestossen
D4 | Read/Write : Single Mask Register Bit
- | D0..D3 fr jeden Kanal: 1 = DREQ gesperrt, 0 = DREQ freigegeben
+ | D0..D3 für jeden Kanal: 1 = DREQ gesperrt, 0 = DREQ freigegeben
D6 | Write: Mode-Register
| D1, D0 bestimmen den Kanal auf den sich D2..D7 beziehen (4..7)
| D3, D2 (falls D6=D7=1 (Kaskade) ohne Bedeutung)
- | 0 0 Prfzyklen
+ | 0 0 Prüfzyklen
| 0 1 Write in Memory
| 1 0 Read aus Memory
| 1 1 Illegal
@@ -303,8 +303,8 @@ Port | Funktion
0200 |
0201 | Write: Start Monoflops
| Read:
- | D0..D3 : Ausg„nge der 4 Monoflops Zeit = (24.2 + 0.011 * R(kOhm))us.
- | D4..D7 : Ausl”setasten (nicht entprellt)
+ | D0..D3 : Ausgänge der 4 Monoflops Zeit = (24.2 + 0.011 * R(kOhm))us.
+ | D4..D7 : Auslösetasten (nicht entprellt)
0202 | Nicht verwendet, aber ausdekodiert
... |
0207 |
@@ -355,18 +355,18 @@ Port | Funktion
| 0380..0383 = 8255 : Parallel Ports
0380 | Port A - Read
| D0 : 0 = Rufzeichen liegt an (RI)
- | D1 : 0 = Tr„gerfrequenzkennung liegt an (DCD)
+ | D1 : 0 = Trägerfrequenzkennung liegt an (DCD)
| D2 : TXCLK (Diagnostic)
| D3 : 0 = Sendebereitschaft liegt an (CTS)
| D4 : RXCLK (Diagnostic)
- | D5 : 1 = Modemstatus„nderung (DSR changed)
+ | D5 : 1 = Modemstatusänderung (DSR changed)
| D6 : 1 = Timer 2 Output active
| D7 : 1 = Timer 1 Output active
0381 | Port B - Write
| D0 : 0 = Baudrateselektor ein
| D1 : 0 = Auswahlbereitschaft ein
- | D2 : 0 = Prfung einschalten
- | D3 : 1 = Reset Modemstatus„nderungs Flip-Flop
+ | D2 : 0 = Prüfung einschalten
+ | D3 : 1 = Reset Modemstatusänderungs Flip-Flop
| D4 : 1 = Reset 8273
| D5 : 1 = Timer 2 durchschalten
| D6 : 1 = Timer 1 durchschalten
@@ -378,7 +378,7 @@ Port | Funktion
| D3 : 0 = IRQ 3 + 4 durchschalten
| D4 : RX Daten
| D5 : Timer 0 Output
- | D6 : 0 = Prfanzeige aktiv
+ | D6 : 0 = Prüfanzeige aktiv
0383 | 8255 Modussteuerregister
|
| 0384..0387 = 8253: Timer
@@ -392,12 +392,12 @@ Port | Funktion
| Write: Befehlsregister
0389 | Read: Ergebnisregister
| Write: Parameterregister
-038A | DMA/Interrupt Register fr Empfangen
-038B | DMA/Interrupt Register fr Senden
+038A | DMA/Interrupt Register für Empfangen
+038B | DMA/Interrupt Register für Senden
038C | Datenport Read/Write
| 8273 Registerbeschreibung:
- | Moderegister (Bit D6..D7 w„hlt Counter auf den sich D0..D5 beziehen)
- | D0 : 0 = Counter 16 Bit Bin„r
+ | Moderegister (Bit D6..D7 wählt Counter auf den sich D0..D5 beziehen)
+ | D0 : 0 = Counter 16 Bit Binär
| 1 = Counter 4 Dekad. BCD
| D1..D3 : Modus 0..5 (D7 = 1)
| D4..D5 : D54
@@ -405,11 +405,11 @@ Port | Funktion
| 01 = read/write highbyte
| 10 = read/write lowbyte
| 11 = erst low, dann highbyte read/write
- | D6..D7 : Counter ausw„hlen (00=0, 01=1, 10=2, 11=3)
+ | D6..D7 : Counter auswählen (00=0, 01=1, 10=2, 11=3)
|
| Betriebsarten Register
| D0 : 1 = Kennzeichenmodus
- | D1 : 1 = Sync fr 2. Header
+ | D1 : 1 = Sync für 2. Header
| D2 : 1 = Buffer Modus
| D3 : 1 = Vorzeitigen Sendeinterrupt aktivieren
| D4 : 1 = EOP IRQ aktivieren
@@ -421,7 +421,7 @@ Port | Funktion
| D2 = 1 : Data Loopback
|
| Transmit Moderegister
- | D0 = 1 : Datenbertragung unterbrechen
+ | D0 = 1 : Datenübertragung unterbrechen
|
| Singlebit Delay Modusregister
| D7 = 1 : Singlebit delay aktivieren
@@ -436,7 +436,7 @@ Port | Funktion
03AF |
|
| Hercules komp. Mono/Graphik Karte
- | Mit * gekennzeichnete Bits sind nicht auf allen Karten verfgbar.
+ | Mit * gekennzeichnete Bits sind nicht auf allen Karten verfügbar.
03B4 | Indexport 6845 (Videocontroller)
| Write: Register Nummer 0..17
03B5 | Datenport 6845 : Register (Write only, sofern nichts anderes vermerkt)
@@ -462,10 +462,10 @@ Port | Funktion
| 13: D0..D7 = Lowbits der Speicherstartadresse
| 14: D0..D5 = Highbits der aktuellen Cursorspeicheradresse (Read/Write)
| 15: D0..D7 = Lowbits der aktuellen Cursorspeicheradresse (Read/Write)
- | 16: D0..D5 = Highbits der Speicherstelle, bei der LPSTB ausgel”st
- | 17: D0..D7 = Lowbits der Speicherstelle, bei der LPSTB ausgel”st
+ | 16: D0..D5 = Highbits der Speicherstelle, bei der LPSTB ausgelöst
+ | 17: D0..D7 = Lowbits der Speicherstelle, bei der LPSTB ausgelöst
03B8 | Write: Display Mode Control Port
- | D1: 6845 muss nach einer Žnderung dieses Bits neu initialisiert werdem
+ | D1: 6845 muss nach einer Änderung dieses Bits neu initialisiert werdem
| 0 : Text Mode (Zeichen 9 x 14, 0.5625us/Zeichen)
| 1 : Graphik Mode (Zeichen 4 x 16, 1us/Zeichen Horizontal)
| D3: 0 : Screen blanked (Bei Init 6845 auf 0 setzen)
@@ -477,11 +477,11 @@ Port | Funktion
| 1 : Graphikpage 1 (B8000..BFFFF)
03B9 |*Write: Set Lightpen Flip-Flop (Eingang zum 6845 LPSTB)
03BA | Read: Display Status Port
- | D0: 1 : HSYNC (Horizontal Retrace) l„uft gerade
+ | D0: 1 : HSYNC (Horizontal Retrace) läuft gerade
|*D1: Ausgang des Lightpen Flip-Flop (LPSTB-Eingang 6845)
- |*D2: 1 : Lightpen Taster gedrckt (Pin 3 des LP-Steckers)
+ |*D2: 1 : Lightpen Taster gedrückt (Pin 3 des LP-Steckers)
| D3: Ausgang VIDEO zum Monitor (Dots on/off)
- | D7: 1 : VSYNC (Vertical Retrace) l„uft gerade
+ | D7: 1 : VSYNC (Vertical Retrace) läuft gerade
03BB |*Write: Reset Lightpen Flip-Flop
03BC | Read: Latched Write Data
| Write: Printer Data D0..D7 (pin 2..9)
@@ -521,11 +521,11 @@ Port | Funktion
| 0 = Color
| D3 : 0 = Screen blanked
| D4 : 1 = 640x200 S/W Modus
- | D5 : 1 = Blinken statt Intensit„tsbit (Bit 3)
- | 0 = Intensit„tsbit fr 16 statt 8 Farben (2 Helligkeiten)
+ | D5 : 1 = Blinken statt Intensitätsbit (Bit 3)
+ | 0 = Intensitätsbit für 16 statt 8 Farben (2 Helligkeiten)
03D9 | Write: Paletteregister
| D0 : Blau
- | D1 : Grn
+ | D1 : Grün
| D2 : Rot
| D3 : Intensity
| D4 : 1 = Intensivfarbsatz im Graphikmodus
@@ -533,7 +533,7 @@ Port | Funktion
03DA | Read: Statusregister
| D0 = HSYNC (Anzeige aktiviert)
| D1 = Lightpen Strobe Flip-Flop Ausgang
- | D2 = Lightpentaster gedrckt
+ | D2 = Lightpentaster gedrückt
| D3 = VSYNC
03DB | Write: Reset Lightpen Flip-Flop
03DC | Write: Set Lightpen Flip-Flop
@@ -544,13 +544,13 @@ Port | Funktion
| D0..D1 : Laufwerk 00 = A, 01 = B, 10 = C, 11 = D
| D2 : 0 = RESET Signal aktiviert, 1 = RESET aus
| D3 : 1 = DMA und IRQ aktivieren
- | D4..D7 : 1 = Motor fr Laufwerk A..D einschalten
+ | D4..D7 : 1 = Motor für Laufwerk A..D einschalten
03F4 | Hauptstatusregister - Read
| D0..D3 : Laufwerk A..D seeked noch
| D4 : 1 = BUSY
| D5 : 1 = DMA nicht aktiv
| D6 : 1 = Prozessor liest Datenregister, 0 = Prozessor schreibt Datenr.
- | D7 : 1 = Register bereit fr Datentransfer
+ | D7 : 1 = Register bereit für Datentransfer
03F5 | Diskettensteuerungsdatenregister - Write
| D0..D7 : Command
| C5 = write (hd+drv.b,cyl.b,frst_sec.b,byte_p_sec.b,last_sec.b,
@@ -635,7 +635,7 @@ Port | Funktion
| TX-Out --> RX-In (Local Loopback)
| RTS->CTS, DTR->DSR, OUT1->DCD, OUT2->RI internally connected
| Interupts lassen sich mit D0..D3 des MCR, bzw. D0..D5 des LSR
- | ausl”sen (dann Bits wieder auf 0 und MCR auf 0).
+ | auslösen (dann Bits wieder auf 0 und MCR auf 0).
03FD | Line Status Register (LSR) Read/Write
| D0: 1 = Character Received Interrupt 2
| D1: 1 = Receiver Overrun Error Interrupt 1